Учебная программа Дисциплины р5 «Архитектура вычислительных сист

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное бюджетное образовательное учреждение

высшего профессионального образования

«Нижегородский государственный университет им. Н.И. Лобачевского»

Радиофизический факультет

Центр «Безопасность информационных систем и средств коммуникаций»

УТВЕРЖДАЮ

Декан радиофизического факультета

____________________Якимов А.В.

«18» мая 2011 г.

Учебная программа

Дисциплины С3.Р5 «Архитектура вычислительных систем»

по специальности 090302 «Информационная безопасность телекоммуникационных систем»

Нижний Новгород

2011 г.

1. Цели и задачи дисциплины

Цель курса «Архитектура вычислительных систем» состоит в изучении принципов работы современной микропроцессорной техники, лежащей в основе универсальных и специализированных ЭВМ, и встраиваемых систем, методов организации взаимодействия микропроцессора с памятью и внешними устройствами. В процессе изучения курса студенты должны получить понятие об особенностях внутреннего устройства современного микропроцессора и их влиянии на эффективность исполнения программного кода, изучить основные принципы построения универсальных высокопроизводительных микропроцессоров, специфику векторных систем, систем обработки сигналов.

2. Место дисциплины в структуре программы специалиста

Дисциплина «Архитектура вычислительных систем» относится к дисциплинам вариативной части профессионального цикла основной образовательной программы по специальности 090302 «Информационная безопасность телекоммуникационных систем», преподается в 6 семестре.

3. Требования к уровню освоения содержания дисциплины

Изучение дисциплины «Архитектура вычислительных систем» обеспечивает овладение следующими общекультурными компетенциями:

способностью к логически правильному мышлению, обобщению, анализу, критическому осмыслению информации, систематизации, прогнозированию, постановке исследовательских задач и выбору путей их решения на основании принципов научного познания (ОК-9);

способностью самостоятельно применять методы и средства познания, обучения и самоконтроля для приобретения новых знаний и умений, в том числе в новых областях, непосредственно не связанных со сферой деятельности, развития социальных и профессиональных компетенций, изменения вида своей профессиональной деятельности (ОК-10).

Изучение дисциплины «Архитектура вычислительных систем» обеспечивает овладение следующими профессиональными компетенциями:

способностью использовать языки, системы и инструментальные средства программирования в профессиональной деятельности (ПК-4);

способностью к эксплуатации современного телекоммуникационного оборудования и приборов (ПК-9);

способностью применять основные методы, способы и средства получения, хранения, переработки и передачи информации (ПК-10);

способностью применять современные методы исследования с использованием компьютерной техники (ПК-12);

способностью выявлять тенденции развития информационной безопасности телекоммуникационных систем (ПК-14);

способностью формулировать задачи и проводить исследования телекоммуникационных систем и оценивать их эффективность (ПК-15);

способностью оценивать технические возможности и вырабатывать рекомендации по построению систем и сетей передачи информации общего и специального назначения (ПК-17);

способностью участвовать в разработке компонентов телекоммуникационных систем (ПК-18);

способностью осуществлять рациональный выбор элементной базы обеспечения информационной безопасности телекоммуникационных систем и их устройств (ПК-22);

способностью определять технические характеристики телекоммуникационных систем (ПК-34).

В результате изучения дисциплины студенты должны

знать:

принципы однопоточной и многопоточной конвейерной обработки последовательного программного кода и основные технологии повышения её производительности;

особенности архитектуры микропроцессоров с длинным командным словом, специфику сигнальных и векторных микропроцессоров.

4. Объем дисциплины и виды учебной работы

Общая трудоемкость дисциплины составляет 4 зачетные единицы, 144 часа.

Виды учебной работы

Всего часов

Семестры

Общая трудоемкость дисциплины

144

6

Аудиторные занятия

68

68

Лекции

51

51

Практические занятия (ПЗ)

Семинары (С)

Лабораторные работы (ЛР)

17

17

Другие виды аудиторных занятий

Самостоятельная работа

40

40

Курсовой проект (работа)

Расчетно-графическая работа

Реферат

Домашняя работа

40

40

Вид итогового контроля

экзамен (36)

экзамен (36)

5. Содержание дисциплины

5.1. Разделы дисциплины и виды занятий

№ п/п

Раздел дисциплины

Лекции

ПЗ (или С)

ЛР

1.

Общие вопросы курса. Основные понятия и классификации предметной области.

5

2.

Общие принципы реализации конвейерного микропроцессора.

8

4

3.

Основы программной оптимизации кода для конвейерного процессора.

4

3

4.

Реализация аппаратной логики динамической оптимизации кода.

6

5

5.

Динамические аппаратные методы обработки ветвлений.

4

3

6.

Иерархическая структура памяти.

7

2

7.

Организация виртуальной памяти.

4

8.

Организация обмена с внешними устройствами.

4

9.

Многопроцессорность на чипе.

1

10.

Организация поддержки многонитевости на одном процессорном ядре.

1

11.

VLIW-концепция и успешные рыночные проекты на её основе.

2

12.

Специфика векторных микропроцессоров.

2

13.

Архитектура Cell, как яркая иллюстрация поддержки множества методов параллелизма, в рамках одного проекта.

1

14.

Специфика микропроцессоров обработки сигналов.

2

5.2. Содержание разделов дисциплины

Раздел 1. Общие вопросы курса «Архитектура вычислительных систем». Основные понятия и классификации предметной области

Общие вопросы:

этапы развития микропроцессорной техники;

принципы построения цифровых вычислительных систем;

понятие архитектуры ЭВМ.

Классификация вычислительных систем и микропроцессоров:

по области применения;

по системе команд процессора.

Основные методы оценки производительности вычислительных систем.

Элементарные понятия о представлении программы на языке ассемблера.

Раздел 2. Общие принципы реализации конвейерного микропроцессора

Общие вопросы и основные понятия:

исторические условия внедрения конвейерной концепции, её преимущества и недостатки;

описание учебной модели конвейерного микропроцессора;

понятие структурных конфликтов в конвейере;

понятие конфликтов по данным в конвейере;

понятие конфликтов по управлению в конвейере.

Основные методы снижения вероятности конфликтов по данным, на примере учебной модели конвейерного микропроцессора с однопоточным конвейером.

Основные методы снижения вероятности конфликтов по управлению, на примере учебной модели конвейерного микропроцессора с однопоточным конвейером.

Организация работы многопоточного конвейера в процессоре:

с многопоточностью на стадии исполнения операций;

с многопоточностью на стадии декодирования операций.

Раздел 3. Основы программной оптимизации кода для конвейерного процессора

Оптимизация скорости исполнения кода с помощью автоматизированного профилирования.

Технология разворачивания циклов.

Технология символического разворачивания циклов.

Раздел 4. Реализация аппаратной логики динамической оптимизации кода

Известные методы реализации аппаратной оптимизации кода:

алгоритм «табло»;

алгоритм Томасуло.

Общая логика работы алгоритма Томасуло и описание учебной модели конвейерного микропроцессора с аппаратной оптимизацией кода по алгоритму Томасуло.

Анализ примеров исполнения кода в учебной модели при изменении её параметров.

Анализ примеров исполнения кода в учебной модели при сочетании аппаратной оптимизации кода по алгоритму Томасуло с многопоточностью на стадии декодирования операций.

Особенности динамической аппаратной оптимизации последовательности операций с памятью.

Раздел 5. Динамические аппаратные методы обработки ветвлений

Одноуровневые аппаратные методы обработки ветвлений.

Многоуровневые или корреляционные аппаратные методы обработки ветвлений.

Гибридные или турнирные аппаратные методы обработки ветвлений.



Страницы: 1 | 2 | Весь текст